#### JAPANESE PATENT OFFICE

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 05216745 A

(43) Date of publication of application: 27.08.93

| (51) Int. CI                         | G06F 12/02 |                 |                            |
|--------------------------------------|------------|-----------------|----------------------------|
| (21) Application number: 04018702    |            | (71) Applicant: | MATSUSHITA ELECTRIC IND CO |
| (22) Date of filing: <b>04.02.92</b> |            | (72) Inventor:  | YOSHIBA HARUMINE           |


#### (54) MEMORY MANAGING DEVICE

#### (57) Abstract:

PURPOSE: To manage the condition of using the address space of a memory so as to constitute a buffer having an arbitrary length by discontinuously using the required number of memories divided into fixed length unit areas corresponding to the control operation of a control processor.

CONSTITUTION: When the required number of buffer unit areas is designated to a buffer managing block 6 in the case of writing control information from a control processor 2 to the buffer area of a memory 1 and executing the control operation, the buffer managing block 6 controls a logical address unit area empty/occupied managing block 5, the leading address of an unused logical address unit area is extracted from a FIFO memory 7 and transmitted to an address translation memory 4 as address information, the buffer managing block 6 controls a buffer unit area empty/occupied managing block 3, and the leading address for the required number of unused buffer unit areas is extracted from a FIFO memory 9 and transmitted to the address translation memory 4 as memory data.

COPYRIGHT: (C)1993,JPO&Japio



(19) 日本国特許庁(JP)

## (12) 公開特許公報 (A) (11) 特許出願公開番号

# 特開平5-216745

(43)公開日 平成5年(1993)8月27日

(51) Int. Cl. s

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 12/02

540

8841-5B

審査請求 未請求 請求項の数2 (全8頁)

(21)出願番号

特願平4-18702

(22)出願日

平成4年(1992)2月4日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 吉羽 治峰

神奈川県横浜市港北区綱島東四丁目3番1

号 松下通信工業株式会社内


(74)代理人 弁理士 小鍜治 明 (外2名)

#### (54) 【発明の名称】メモリ管理装置

## (57)【要約】

【目的】 制御プロセッサの制御動作に応じて、固定長 単位領域に分割されたメモリを不連続的に必要個数用い て任意長のバッファを構成できるようにメモリのアドレ ス空間の使用状況を管理する。

【構成】 制御プロセッサ2がメモリ1のバッファ領域 に制御情報を書き込み制御動作を行う場合に必要パッフ ァ単位領域数をバッファ管理プロック6に指定すれば、 バッファ管理ブロック6は論理アドレス単位領域空塞管 理プロック5を制御してFIFOメモリ7から未使用論 理アドレス単位領域の先頭アドレスを取り出してアドレ ス変換メモリ4ヘアドレス情報として送出し、またパッ ファ管理ブロック6はパッファ単位領域空塞管理ブロッ ク3を制御してFIFOメモリ9から必要数の未使用バ ッファ単位領域の先頭アドレスをFIFOメモリ9から 取り出してアドレス変換メモリ4へメモリ・データとし て送出する。



#### 【特許請求の範囲】

【請求項1】 制御プロセッサがメモリ内のバッファ領域に情報の読み書きを行うことによって各種の制御動作を行う制御装置のメモリ管理装置であって、

下位アドレスで指定される一定のメモリアドレス範囲の メモリ領域であって、かつ上位アドレスによって各メモ リ領域が区別されるパッファ単位領域に分割されたメモ リと、

上記制御プロセッサからその制御動作内容に対応した論理アドレスが設定されると、その論理アドレスのメモリ領域に上記パッファ単位領域の中からその未使用パッファ単位領域の上位アドレスをメモリ・データとして保持するアドレス情報保持手段とを備え、

上記制御プロセッサはその制御動作において上記メモリ 内の未使用バッファ領域にアクセスする場合、制御プロ セッサが出力する論理アドレスを上記アドレス情報保持 手段へアドレス情報として入力してそのアドレスのメモ リ・データ出力を上記メモリ内の未使用バッファ領域の 上位アドレスとすることを特徴とするメモリ管理装置。

【請求項2】 上記メモリのバッファ領域の使用状態を 監視し未使用バッファ単位領域を巡回的に検索してその 先頭アドレスを検索順に先入れ記憶し先出し読出しする 第1の管理手段と、

一定数の連続した複数の論理アドレスにより指定される メモリ領域である論理アドレスグループ単位領域によっ て上記アドレス情報保持手段を複数の領域に区分し、上 記論理アドレスグループ単位領域の各々の使用状態を監 視し未使用論理アドレスグループ単位領域を巡回的に検 索してその先頭論理アドレスを検索順に先入れ記憶し先 出し読出しする第2の管理手段と、上記制御プロセッサ がその制御動作においてバッファ領域取得要求して上記 メモリから必要な数の未使用バッファ単位領域を使用す る場合、第2の管理手段により記憶されている論理アド レスを先頭論理アドレスとするアドレス情報保持手段メ モリの論理アドレスグループ単位領域を選択し、次に第 1の管理手段に記憶されている未使用バッファ単位領域 の先頭アドレスを指定する上位アドレスを先入れ順に必 要数取り出して上記未使用論理アドレスグループ単位領 域にメモリ・データとして格納する第3の管理手段とを 設けたことを特徴とする請求項1記載のメモリ管理装 置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、通信制御装置をはじめとして、制御プロセッサがメモリ上のバッファ領域に制御情報を書き込みまた読み出すことにより各種制御動作を行う制御装置に用いられるメモリ管理装置に関する。

#### [0002]

【従来の技術】図3は従来のメモリ管理装置のブロック 構成を示している。図3において21はメモリであり、 メモリ21内のバッファ領域はこの装置において扱われる最大長の情報単位に合わせて、あらかじめ定められた固定長を単位として論理上複数の領域に分割されている。22は制御プロセッサであり、この制御プロセッサ22はメモリ21に設けられたバッファ領域への情報の読み書きを行い、各種の制御動作を実現する。23はバッファ管理手段としてのバッファ管理プロックであり、メモリ21内の複数のバッファ領域の個々について空き状態を管理し、プロセッサ22に通知する。24、25は先入れ先出しメモリ(First inFirst

out;以下、FIFOメモリと記す)であり、それぞれバッファ管理ブロック23から制御プロセッサ22に通知される空きバッファ情報と、制御プロセッサ22からバッファ管理ブロック23に通知される解放バッファ情報を保持し、読出しの際は書込順序に従って出力する。26aはアドレスバス、26dはデータバスである。

【0003】つぎに上記従来例の動作について説明す る。バッファ管理プロック23は、制御メモリ21内の 複数のバッファ領域のそれぞれについて、そのバッファ がプロセッサ22によってバッファとして使用されてい るか否かの空き状態を保持管理し、未使用(空き状態) のバッファについては、そのバッファの先頭アドレス値 をFIFOメモリ24内に格納する。制御プロセッサ2 2は制御動作のためにバッファを新たに使用する際に は、FIFOメモリ24の先頭からアドレス情報を読み 出し、メモリ21内の上記アドレスを先頭とするあらか じめ定められた固定長のアドレス領域をバッファとして 使用する。この際FIFOメモリ24からのアドレス読 み出しと同時に、バッファ管理ブロック23は上記バッ ファ領域を使用中(空き状態でない)として管理する。 制御プロセッサ22が上記手順により取得したバッファ 領域の使用を終了し解放する場合には、上記使用終了の パッファ領域の先頭アドレスを、アドレス情報としてF IFOメモリ25に書き込む。これにともない、パッフ ァ管理プロックは上記アドレスを先頭とするバッファ領 域の状態を未使用(空き状態)として保持し、同時に同 パッファの先頭アドレスを再び空パッファとしてFIF 〇メモリ24に書き込む。同様の動作を繰り返すことに より、制御プロセッサ22は常にFIFOメモリ24か ら未使用パッファの先頭アドレス値を取り出すことによ って、パッファとして使用可能な領域を、繰り返し通知 され使用することが出来る。

### [0004]

【発明が解決しようとする課題】しかしながら、上記従来のメモリ管理装置では、上記メモリ1内の個々のバッファ領域がメモリ上の連続した固定長の実アドレス空間として管理されているために、すべてのバッファ領域が同じ大きさすなわち同一の情報記憶容量である必要があった。

50

40

3

【0005】従って、個々のバッファ領域の大きさは制御プロセッサが行う制御内容において予想される最大長の制御情報に合わせて固定的に設定され、各バッファ領域の先頭のごく一部しか用いないような短い制御情報の保持に際しても、最大長の制御情報と同じ領域を確保することとなり、メモリ領域を効率的に利用出来ないという問題があった。

【0006】本発明はこのような従来の問題を解決するものであり、メモリを利用する制御プロセッサ側から見てメモリ上のバッファアドレスの連続性を損なうことなく、可変長のバッファ領域管理を可能とする優れたメモリ管理装置を提供することを目的とするものである。

[0007]

【課題を解決するための手段】本発明は上記目的を達成 するために、制御プロセッサがメモリ内のパッファ領域 に情報の読み書きを行うことによって各種の制御動作を 行う制御装置のメモリ管理装置であって、下位アドレス で指定される一定のメモリアドレス範囲のメモリ領域で あって、かつ上位アドレスによって各メモリ領域が区別 されるパッファ単位領域に分割されたメモリと、上記制 御プロセッサからその制御動作内容に対応した論理アド レスが設定されると、その論理アドレスのメモリ領域に 上記パッファ単位領域の中からその未使用パッファ単位 領域の上位アドレスをメモリ・データとして保持するア ドレス情報保持手段とを備え、上記制御プロセッサはそ の制御動作において上記メモリ内の未使用パッファ領域 にアクセスする場合、制御プロセッサが出力する論理ア ドレスを上記アドレス情報保持手段へアドレス情報とし て入力してそのアドレスのメモリ・データ出力を上記メ モリ内の未使用バッファ領域の上位アドレスとするよう に構成するものである。

【0008】また、上記メモリのバッファ領域の使用状 態を監視し未使用バッファ単位領域を巡回的に検索して その先頭アドレスを検索順に先入れ記憶し先出し読出し する第1の管理手段と、一定数の連続した複数の論理ア ドレスにより指定されるメモリ領域である論理アドレス グループ単位領域によって上記アドレス情報保持手段を 複数の領域に区分し、上記論理アドレスグループ単位領 域の各々の使用状態を監視し未使用論理アドレスグルー プ単位領域を巡回的に検索してその先頭論理アドレスを 検索順に先入れ記憶し先出し読出しする第2の管理手段 と、上記制御プロセッサがその制御動作においてパッフ ァ領域取得要求して上記メモリから必要な数の未使用バ ッファ単位領域を使用する場合、第2の管理手段により 記憶されている論理アドレスを先頭論理アドレスとする アドレス情報保持手段メモリの論理アドレスグループ単 位領域を選択し、次に第1の管理手段に記憶されている 未使用バッファ単位領域の先頭アドレスを指定する上位 アドレスを先入れ順に必要数取り出して上記未使用論理 アドレスグループ単位領域にメモリ・データとして格納 50

する第3の管理手段とを設けることを特徴とするもので ある。

[0009]

【作用】本発明は上記のような構成により、制御プロセッサが各種の制御動作を行うためにメモリ上の複数の未使用バッファ単位領域にアクセスする場合、その未使用バッファ単位領域がメモリ上においては必ずしも連続していなくても、制御プロセッサから見て連続した論理的アドレスにアクセスするようにすることができる。しかも、必要に応じて任意長のバッファ領域をメモリ上に確保できる。

[0010]

【実施例】図1は本発明の一実施例におけるメモリ管理 装置の構成を示すものである。図1において、1はメモ リであり、メモリ内は予め決められたピット長を情報記 憶容量の単位(例えば、1バイト)として分割されてい る。全メモリ空間を記述する実アドレス情報の下位実ア ドレスによって指定される一定のメモリアドレス範囲の メモリ領域を一つのバッファ単位領域と称することにす る。

【0011】従って、メモリ内のバッファ領域は複数のバッファ単位領域に分割され、これら複数のバッファ単位領域は上位実アドレスによって区別される。

【0012】2は制御プロセッサであり、この制御プロ セッサ2はメモリ1に設けられたパッファ領域への情報 の読み書きを行うことにより、各種の制御動作を実施す る。2aは制御プロセッサ2がその制御動作において使 用する論理アドレスを入出力する論理アドレスバスであ る。2 b は上位実アドレスバス、2 c は下位実アドレス 30 バス、2 d はデータバスである。3 はバッファ単位領域 空塞管理ブロックであり、制御プロセッサ2からのパッ ファ取得要求コマンドによりメモリ1内の各バッファ単 位領域のそれぞれについて、バッファとして使用中か否 かに関する情報を管理する。4はアドレス変換メモリで あり、これは制御プロセッサ2が行う各種制御動作にお いて取り扱われる処理情報量のうち、最大処理情報量の バイト数を、上記バッファ単位領域のバイト数で割った 商として得られる数のアドレス数 (例えば、mとする) のメモリ領域範囲を1単位として、複数の領域に分割さ れている。以下このアドレス変換メモリ4内の複数のメ モリ領域の一つ一つを論理アドレス単位領域と称する。 【0013】 すなわち、上記論理アドレス単位領域には

[0014] 一つの論理アドレス単位領域には、上記アドレス数 (上記のm) に相当する複数個のパッファ単位領域を指定する上位実アドレスが格納されているものとする。この上位実アドレスは、アドレス変換メモリ4の出力データとしてデータバス4dを介してメモリ1のバ

最大数のパッファ単位領域が含まれており、これらの各

バッファ単位領域は制御プロセッサ2からの論理アドレ

スによって指定される。

. -

ッファ単位領域を指定するアドレス入力の上位実アドレ スとなる。5は論理アドレス単位領域空塞管理ブロック であり、制御プロセッサ2からのバッファ取得要求コマ ンドによりアドレス変換メモリ4内の各論理アドレス単 位領域のそれぞれについて、バッファとして使用中か否 かに関する情報を管理する。6はパッファ管理プロック であり、データバス6 dを介してバッファ単位領域空塞 管理プロック3、論理アドレス単位領域空塞管理プロッ ク5に接続され、制御プロセッサ2およびアドレス変換 メモリ4とはデータバス2dで接続されている。7,8 はFIFOメモリであり、FIFOメモリ7は未使用論 理アドレス単位領域の先頭アドレスを、またFIFOメ モリ8は使用済論理アドレス単位領域の先頭アドレスを それぞれ論理アドレス単位領域空塞管理プロック5の制 御により先入れして保持し、読出時は書込順序に従って 先出し出力する。7c,8cはそれぞれ論理アドレス単 位領域空塞管理ブロック5からFIFOメモリ7および FIFOメモリ8への制御線である。9,10もFIF 〇メモリであり、FIFOメモリ9は未使用パッファ単 位領域の先頭アドレスの上位実アドレスを、またFIF 〇メモリ10は使用済論理パッファ単位領域の先頭アド レスの上位実アドレスをそれぞれバッファ単位領域空塞 管理プロック3の制御により先入れして保持し、読出し の際は書込順に従って先出し出力する。9 c, 10 c は それぞれバッファ単位領域空塞管理プロック3からFI FOメモリ9およびFIFOメモリ10への制御線であ る。

【0015】次に、上記実施例の動作について、図2に示すメモリ1およびアドレス変換メモリ4のメモリ構成図を基に説明する。メモリ1内のバッファ領域は、アドレス情報の下位実アドレス(a)(この場合3ビット)で表されるアドレス範囲を1単位とする複数のバッファ単位領域に分割されている。この場合、1バッファ単位領域内は3ビットで指定される各アドレス毎に1バイト長のメモリ容量を有し、1バッファ単位領域全体では8バイトのメモリ容量を有する。

【0016】上記複数のバッファ単位領域(この場合、8パイトのメモリ容量)の各々は、アドレス情報の上位実アドレス(b)(この場合、4ピット)によってバッファ単位領域(1)、(2)、(3)……に分割されている。

【0017】バッファ単位領域空塞管理プロック3は、これら全てのバッファ単位領域について、バッファとして使用中か否かを管理しており、バッファ管理プロック6からの指令により、これら未使用のバッファ単位領域の先頭アドレスを巡回的に捜し出して、順にFIFOメモリ9に格納する。図2においては、バッファ単位領域(1)、(2)及び(4)が未使用であり、単位領域(3)及び(5)が使用中である。すなわち、未使用バッファ単位領域の先頭アドレスは、(000000

0)、 (0001000) および (0011000) で ぁス

【0018】従って、パッファ単位領域空塞管理ブロック3は上記未使用パッファ単位領域の先頭アドレスの上位実アドレス(0000), (0001), (0001 1)を順にFIFOメモリ9に格納する。

【0019】一方、論理アドレス単位領域空塞管理プロック5はアドレス変換メモリ4の各論理アドレス単位領域について未使用か使用済かの情報を管理しており、バッファ管理プロック6からの指令によりアドレス変換メモリ4の未使用論理アドレス単位領域を巡回的に捜し出してその未使用論理アドレス単位領域の先頭アドレスをF1FOメモリ7に検索順に先入れ記憶する。

【0020】図2における論理アドレス単位領域 V1の 先頭アドレス(AB00)、次に論理アドレス単位領域 Vnの先頭アドレス(特に、具体的に記入せず)がFI FOメモリ7に先入れ記憶されている。

【0021】制御プロセッサ2はその制御動作に際して 新たなバッファ領域の取得を必要とする時には、バッフ ァ管理プロック6に対してデータバス2dを介してバッ ファ取得要求コマンドを送出する。

【0022】この時、必要とするバッファ領域のバイト数をその都度指定する。図2の場合は、必要なバッファ領域のメモリ容量を24バイト(すなわち、バッファ単位領域3個分)である。

【0023】バッファ管理ブロック6は上記バッファ取得要求コマンドを受けると、論理アドレス単位領域空塞管理ブロック5を制御してFIFOメモリ7から未使用論理アドレス単位領域V1の先頭アドレス(図2において、AB00)を取り出し論理アドレスバス2aへ送出する。

【0024】次に、バッファ管理プロック6はデータバス2dを介して論理アドレス設定済コマンドを制御プロセッサ2へ送出すると、制御プロセッサ2は論理アドレスバス2aから未使用論理アドレス単位領域V1の先頭アドレス(図2において、AB00)を取り込むことにより、上記先頭アドレスの論理アドレス単位領域V1が未使用論理アドレス単位領域であることを検知して、上記論理アドレス単位領域V1の先頭アドレス(AB00)を論理アドレスバス2aを介してアドレス変換メモリ4に対してアドレス情報として送出する。

【0025】次に、制御プロセッサ2は上記論理アドレスを送出した後にバッファ管理プロック6へバッファ単位領域読出しコマンドを送出する。バッファ管理プロック6は上記バッファ単位領域読出しコマンドを受けるとバッファ単位領域空塞管理プロック3に指令してFIFOメモリ9から未使用バッファ単位領域の上位実アドレスを取り出し、上位実アドレスバス2bへ送出し、アドレス変換メモリ4への書き込みデータとする。続いて、50 制御プロセッサ2はアドレス変換メモリ4へ未使用バッ

ファ書き込みコマンドを送出する。

【0026】その結果、アドレス変換メモリ4の論理ア ドレス単位領域V1の先頭アドレス(AB00)に上位 実アドレスバス2bを介してFIFOメモリ9から未使 用バッファ単位領域の先頭アドレスの上位実アドレス (下位3桁を除いた残り上位4ビット)、すなわちアド レス (0000) が書き込まれることになる。

[0027]以下、制御プロセッサ2は論理アドレス単 位領域V1の先頭アドレス(AB00)に連続する論理 アドレス(AB01)、(AB10)の各々に対しても 論理アドレスバス2aを介してアドレス変換メモリ4に アドレス情報として送出し、そのメモリデータとしてF IFOメモリ9から未使用バッファ単位領域の上位実ア ドレス (0001), (0011) を順次アドレス変換 メモリ4に書き込む。このようにして図2に示すように アドレス変換メモリ4において連続する必要バッファ単 位領域数 (この例では、3個分) の論理アドレス (AB 00), (AB01), (AB10) に未使用パッファ 単位領域の先頭アドレスの上位実アドレス(000 0), (0001), (0011) が書き込まれる。

【0028】さらに、アドレス変換メモリ4の上記論理 アドレス単位領域の残りの領域には"空"を示す情報を 書き込む。

【0029】以上の動作の後に、制御プロセッサ2はア ドレス変換メモリ4に対して、データバス2dを介して 実アドレス呼出しコマンドを与えると、論理アドレス単 位領域の論理アドレス (ABOO) に対してそのメモリ データとして上位実アドレス (0000) がアドレス変 換メモリ4よりデータバス4 dに出力されメモリ1の上 位実アドレス (4ビット) として与えられる。

【0030】この時、制御プロセッサ2は上記上位実ア ドレス (b) である (0000) に対してバッファ単位 領域の複数個 (図2の例では、8アドレス分) の下位実 アドレス(a)を下位実アドレスバス2cを介して順次 メモリ1に与える毎に、データパス2dを介してその制 御動作に必要な制御情報を順次書き込む。

【0031】このようにして、未使用論理アドレス単位 V1の先頭論理アドレス(ABOO)に対してメモリ1 の未使用バッファ単位領域 (1) の未使用実アドレスが 決まりそこに制御情報が書き込まれる。

【0032】以下、制御プロセッサ2はアドレス変換メ モリ4の未使用論理アドレス単位領域 V1の先頭アドレ スに続く論理アドレス(AB01), (AB10)を論 理アドレスパス2aを介してアドレス変換メモリ4に対 して送出し実アドレス呼出しコマンドを与えると、その メモリデータとして未使用上位実アドレス(000

1), (0011) がデータパス4dを介してメモリ1 にアドレス情報として与えられる。

【0033】この時、制御プロセッサ2は未使用上位実

る毎にパッファ単位領域の8アドレス分の下位実アドレ ス(a)を下位実アドレスパス2cを介してメモリ1に 与える毎にその制御動作に必要な制御情報を順次データ バス2dを介して書き込む。

【0034】その結果、制御プロセッサ2は制御動作に おいて必要とする未使用パッファ領域を確保する場合に バッファ取得要求コマンドを送出しさらに必要バイト数 (図2において、24パイト分であって、パッファ単位 領域3個分)を指定すると、先頭アドレスが論理アドレ ス (AB00) で指定される論理アドレス単位領域V1 が決まり、制御プロセッサ2から3個の連続した未使用 **論理アドレス(AB00), (AB01), (AB1** 0)を指定するだけで、メモリ1上に上位実アドレス (0000), (0001), (0011) によって指 定される不連続の領域として点在する未使用パッファ単 位領域(1),(2)および(4)から構成されるバッ ファ領域を自動的に確保でき、そこに制御プロセッサ2 より制御情報を書き込むことができる。

【0035】制御プロセッサ2は上記パッファ単位領域 20 を使用して制御動作を行った後にそのパッファ単位領域 を解放する場合には、制御プロセッサ2がデータバス2 d を介してバッファ使用済コマンドをバッファ管理プロ ック6へ通知すると、バッファ管理プロック6は論理ア ドレス単位領域空塞管理プロック5を制御して使用済論 理アドレス単位領域の先頭アドレスを論理アドレスパス 2 aを介してFIFOメモリ8に先入れ記憶する。FI FOメモリ8に格納された使用済論理アドレス単位領域 の先頭アドレスは、論理アドレス単位領域空塞管理プロ ック5の制御によりFIFOメモリ7の未使用パッファ 30 単位領域の先頭アドレスが1アドレスずつ取り出されて 空きができる毎に未使用論理アドレス単位領域としてF IFOメモリ7に書き込まれる。

【0036】一方、使用済パッファ単位領域に対して は、制御プロセッサ2がデータバス2dを介してバッフ ァ使用済コマンドをパッファ管理プロック6へ通知する と、パッファ管理プロック6はパッファ単位領域空塞管 理プロック3を制御して使用済パッファ単位領域の先頭 アドレスをデータバス4 dを介してFIFOメモリ10 に先入れ記憶する。

【0037】FIFOメモリ10に格納された使用済バ 40 ッファ単位領域の先頭アドレスは、バッファ単位領域空 塞管理プロック3の制御によりFIFOメモリ9の未使 用バッファ単位領域の先頭アドレスが1アドレスずつ取 り出されて空きができる毎に未使用パッファ単位領域と してFIFOメモリ9に書き込まれる。

【0038】このようにして、制御プロセッサ2がメモ リ1のパッファ領域を使用して制御を行う場合、メモリ の実アドレス空間において分散して存在する未使用バッ ファ単位領域のアドレスを直接指定しなくても、個々の アドレス(0001), (0011)の各々が指定され 50 パッファ単位領域を指定する実空間アドレスの上位実ア

ドレスのビット数と等しい論理アドレスを制御内容ごと に必要数だけ連続して複数指定すると、それらの論理ア ドレスに対して自動的に実空間上の未使用パッファ単位 領域が決まることになる。

## [0039]

【発明の効果】本発明は上記実施例より明らかなように、本発明のメモリ管理装置は制御プロセッサが何か制御を行おうとする場合、制御プロセッサが上記制御内容ごとに必要なバッファ単位領域数を指定すれば、一つの未論理アドレス単位領域が決まりその未論理アドレス単位領域内に必要とするバッファ単位領域数に相当する連続した複数の論理アドレスが決まり、これらの論理アドレスをバッファ単位領域の実空間アドレス値に読み替えてメモリアクセスできるように構成されているので、制御プロセッサの制御内容に応じて可変長のバッファ領域をメモリ上に分散して確保することができ、かつ簡便に管理することができる。

## 【図面の簡単な説明】


【図1】本発明の1実施例におけるメモリ管理装置の構成プロック図

【図2】図1におけるメモリ1及びアドレス変換メモリ 4のメモリ構成図


【図3】従来のメモリ管理装置の構成プロック図 【符号の説明】

- 1 メモリ
- 2 制御プロセッサ
- 2 a 論理アドレスバス
- 2 b 上位実アドレスパス
- 2 c 下位実アドレスパス
- 2d データバス
- 3 バッファ単位領域空塞管理プロック (第1の管理手段)
- 4 アドレス変換メモリ
- 4 d データバス
- 5 論理アドレス単位領域空塞管理ブロック (第2の管理手段)
- 6 バッファ管理ブロック (第3の管理手段)
- 6 d データバス
- 7, 8, 9, 10 FIFOメモリ
- 20 7 c, 8 c, 9 c, 1 0 c 制御線

【図3】



【図1】



【図2】

